# 2

Permanent URI for this collection

https://elar.naiau.kiev.ua/handle/123456789/13664

Browse

Browsing # 2 by Author "Ленков, Є.С."

Now showing 1 - 1 of 1
  • Thumbnail Image
    Item
    Дослідження і реорганізація структури цифрового об’єкта діагностування на основі граф-моделі
    (2016) Гунченко, Ю. А.; Ленков, Є.С.; Чешуи, В.М.; Прокопчук, С.О.
    У статті описано принципи застосування граф-моделі для дослідження і реорганізації структури об’єкта діагностування в задачах тестопридатного синтезу цифрових схем. Структурну схему досліджуваного як об’єкта діагностування цифрового пристрою запропоновано представляти формалізованою граф-моделлю, для опису якої застосовуються елементи теорії множин, що дозволяє виявити проблемні в проведенні тестових випробувань шляхи передачі контрольованих сигналів і через реорганізацію граф-моделі визначити вимоги щодо внесення змін у структуру пристрою для збільшення його тестопридатності. Доведено, що збільшення тестопридатності цифрових схем може бути досягнуто при незначному збільшенні їх апаратної складності введенням додаткових комбінаційних складових.В статье описаны принципы применения граф-модели для исследования и реорганизации структуры объекта диагностирования в задачах тестопригодного синтеза цифровых схем. Структурную схему исследуемого в качестве объекта диагностирования цифрового устройства предложено представлять формализованной граф-моделью, для описания которой применяются элементы теории множеств, что позволяет выявить проблемные в проведении тестовых испытаний пути передачи контролируемых сигналов и через реорганизацию граф-модели определить требования по внесению изменений в структуру устройства для увеличения его тестопригодности. Доказано, что увеличение тестопригодности цифровых схем может быть достигнуто при незначительном увеличении их аппаратной сложности введением дополнительных комбинационных составляющих. Paper describes the application of the principles of the use of the graph model for the research and reorganization of the object structure for testability synthesis of digital circuits.